fpgaio电压（fpgaio口电压）

频道：其他日期：2024-12-19 02:00:41 浏览：71

本文目录一览：

FPGA的IO口是不能作为电源使用的，不光FPGA，各种CPU基本都不支持。IO口大的也就几十mA，不够用的。选个电源芯片吧，转8V的就行。MIC5205-8，LM1117-8都是可以的。二极管3V1降压也是可以，反接降压之后就是9V，也是可以用的。

lattice的FPGA是基于EEPROM的，在你设计的时候程序不会因为你掉电而消失而altera的和xilinx的都是基与SDRAM的，程序会因为你掉电而消失，当然你可以外置EEPROM或者FLASH。下载入编译工具生成的POF文件，同样可以达到掉电不消失的效果。

该等待周期可以采用 EEPROM 编程到复位 IC 中，也可利用外部电容器来设定。图 2 示出了一款典型的多通道复位IC。采用复位 IC 来实现上电排序的优点是解决方案处于受监视的状态。必须在确认每个电源轨都处在稳压范围内之后再释放下一个电源轨，而且无需在电源转换器上提供一个PGOOD 引脚。

在主模式下，FPGA自加载配置模式，支持串行或并行数据路径。主模式利用非易失性存储器（如Flash、EEPROM等）存储FPGA的配置信息。配置时钟（CCLK）在主模式中为输出。若启用外部主配置时钟（EMCCLK），全速加载配置程序，具体见Ug470第2章节。

一个优秀的硬件工程师应该能够在没有参考方案的前提下设计出一个在成本和性能上更加优秀的产品，靠现有的方案，也要进行适当的可行性裁剪，但不是胡乱的来，我遇到一个工程师把方案中的5V变8V的DC芯片，直接更换成LDO，有时就会把CPU烧上几个。

⑤CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术，无需外部存储器芯片，使用简单。而FPGA的编程信息需存放在外部存储器上，使用方法复杂。⑥CPLD的速度比FPGA快，并且具有较大的时间可预测性。

FPGA的供电基本都有核心电压（VCCINT）和IO电压（VCCIO）两种，有些FPGA还有其他辅助电压，如VCCAUX，VBAT等核心电压是FPGA内部逻辑运行需要的电压，不全是2V，由芯片的制造工艺而定，需要查阅具体的数据手册 IO电压，顾名思义，用于FPGA的IO端口供电。

BAT即Battery，有时候也简写成BT，指的是电池。BAT+和BAT-指电池正极和电池负极。

在这里我们主要说的是5VSB、3VSB、5VSB的电压是否正常。测量主板的VBAT电压是否正常，不正常则可能是CMOS漏电，须检查CMOS供电电路。检查3768KHZ是否起振，这些条件的不正常都会造成主板不上电。

这里面有2对，vccint和gndint，vccio和gndio；前者一般是FPGA芯片内核的电压和对应的地；后者一般是FPGA芯片输入输出口的电压和对应的地。

VCCINT 是相对于 VCCIO 来说的。FPGA的IO单元所需电压为 VCCIO ，取决于所使用的IO标准，比如LVCMOS所需IO电压为3v，TTL为5v。VCCINT 通常较小，与 FPGA 芯片工艺相关。

fpgaio电压（fpgaio口电压）

你可以通过供电引脚的电压来判别。早期的FPGA有5V的供电引脚，因此IO可以是5V/3V的；而现今大多数FPGA的供电都只有3V以下了，所以其IO引脚也只能提供3V以下的输出了，但有不少FPGA仍然容许输入5V的高电平（具体情况需要阅读相应型号FPGA的说明书）。

fpga 的都是3v高电平，正规的设计肯定是需要加的（不加也可能能用，可是安全性就不能保证了）。简单的做法可以用三极管代替电平转换芯片，或者加两个电阻。

最直接的方法就是直接互连，这个不会有太大的问题，因为我作过类似的事情，但这样并不好，因为单片机是5V 的IO，而FPGA的IO一般都是3V。比较安全的方法就是在单片机和FPGA之间加一个限流电阻，100欧姆或者几百都可以。这个同样不是很规范，但是比较容易实现，而且效果还不错。

FPGA的端口输出电平大都为0~3V的，升压复杂降压容易，在需要输出0~8V的输出端口上，设计上两个分压电阻就行了：220Ω+270Ω=490Ω，3V*270/490≈82V。

FPGA和单片机IO口电平的区别主要有以下几个方面：工作电压范围不同：FPGA常用的工作电压范围比单片机的工作电压范围更宽，如FPGA常用的电压范围为2V~3V或8V~5V，而单片机通常工作电压范围为3V~5V或5V。输出电流不同：FPGA输出电流比单片机大，因此能够驱动更多的负载。

关键词：fpgaio电压